### SEMICONDUCTOR ACCELERATION SENSOR

Publication number: JP4025764
Publication date: 1992-01-29

Inventor:

KONDO YUJI

**Applicant:** 

NIPPON ELECTRIC CO

Classification:

- international:

G01P15/12; B81B3/00; H01L27/00; G01P15/12; B81B3/00; H01L27/00; (IPC1-7): G01P15/12;

1011 27/00

H01L27/00

- european:


Application number: JP19900130921 19900521 Priority number(s): JP19900130921 19900521

Report a data error here

#### Abstract of JP4025764

PURPOSE:To obtain the sensor which is higher in speed, is reduced in electric power consumption and is improved in measurement accuracy by adopting the constitution having an acceleration detecting substrate formed by micromachining of a silicon substrate and a semiconductor substrate formed with both source and drain electrodes.

CONSTITUTION: A cantilever 2 is formed in the acceleration detecting substrate 1 by micromachining. A gate electrode 3 is formed in the upper part thereof and a bias voltage is impressed thereto by an external wiring 6. An impurity, such as phosphorus, is diffused to the P type semiconductor substrate 7 to form the source electrode 8 and drain electrode 9 which are connected by wirings 4, 5 to the outside. A change in the acceleration is substd. with a change in the gate voltage of the N type MOS transistor having the electrodes 3, 8, 9 and is measured as a change in the drain current. The acceleration is, therefore, detected with the higher accuracy by sensing the slight change in the position of the cantilever and the electric power consumption is reduced as the higher setting of the input impedance is possible. In addition. the measurement accuracy is improved by the low output impedance.



Data supplied from the esp@cenet database - Worldwide

Lundles amount and hours one Proposition to the control of

1011/1000

# ⑲ 日本国特許庁(JP)

# ⑩ 公 開 特 許 公 報 (A) 平4-25764

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成 4年(1992) 1月29日

G 01 P 15/12 H 01 L 27/00 7187-2F 7514-4M

審査請求 未請求 請求項の数 3 (全5頁)

**6**9発明の名称 半導体加速度センサ

②特 願 平2-130921

②出 願 平2(1990)5月21日

@発明者 近藤 祐司

東京都港区芝5丁目7番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

#### 明超響

発明の名称

半導体加速度センサ

#### 特許請求の範囲

1.シリコン基板をマイクロマシーニング加工 した加速度検出基板と、ソース電極及びドレイン 電極を形成した半導体基板とを有することを特徴 とする半導体加速度センサ。

2. 請求項1記載の半導体加速度センサにおいて、加速度検出基板と半導体基板によりMOS型トランジスタを構成することを特徴とする半導体加速度センサ。

3.請求項2記載のMOS型トランジスタは、 測定対象の加速度をゲート電位の変化に変換して検出することを特徴とする半導体加速度センサ、

#### 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は半導体加速度センサに関し、特にMO Sトランジスタを用いた半導体加速度センサに関する。

#### 〔従来の技術〕

従来、かかる半導体加速度センサは加速度を検 出する素子にゲージ抵抗を用いるものが知られて いる。

第5図(a),(b)はそれぞれ従来の一例を示す半導体加速度センサの断面図およびそのC-C線断面図である。

第5図(a)、(b)に示すように、従来の半 導体加速度センサはシリコン基板20と、このシ リコン基板20の中にマイクロマシーニング加工 により形成したカンチレバー21と、カンチレバ ー21とシリコン基板20の接合部に配置した複 数のゲージ抵抗24と、これらのゲージ抵抗24 を通るように基板20上に形成された配線23お よびパッド22とを有しており、カンチレバー2 1の周囲には溝25が形成されている。尚、26 はシリコン基板 2 0 を搭載するためのパッケージである。

かかる半導体加速度センサは、シリコン基板 20にカンチレバー21を形成し、このカンチレ バー21の上部に加速度検出素子としてゲージ抵 抗24を形成しているため、加速度に対する感度

は、センサの仕様からその上限値が決定されている。

従って、以上のことから従来の半導体加速度センサの高感度化には、構造条件および電気条件いずれにも限度があり、大幅な高感度化を実現出来ないという欠点がある。

本発明の目的は、かかる高感度化を実現し、その上低消費電力化および測定精度の向上等を実現することのできる半導体加速度センサを提供することにある。

#### 〔課題を解決するための手段〕

本発明の半導体加速度センサは、シリコン基板をマイクロマシーニング加工した加速度検出基板と、ソース電極及びドレイン電極を形成した半導体基板とを有して構成される。

#### (実施例)

次に、本発明の実施例について図面を用いて説明する。

第1図(a)、(b)はそれぞれ本発明の第一の実施例を示す半導体加速度センサの平面図およ

は、カンチレバーの厚さと重量(補遺条件)およびゲージ抵抗値と駆動電流(電気条件)の2条件により決定されている。

(発明が解決しようとする課題)

上述した従来の半導体加速度センサを高感度化 するにはそれぞれの構造条件および電気条件を以 下のようにする手段が考えられる。

第一の構造条件についてみると、カンチレバーの根本の部分の厚さを薄くするか、またはおもりの部分の体積を大きくし、重量を増す構造が考えられる。しかしながら、カンチレバーの厚さは、加速度に対する感度の直線性や測定範囲により下限値が約10μm程度に規定されており、また、カンチレバーのおもり部の体積もチップサイズとウェハの厚さにより上限が決っている。

一方、第二の電気条件についてみると、センサ 出力は駆動電圧とゲージ抵抗の変化率の積にな る。このゲージ抵抗の変化率は抵抗の不純物濃度 と位置により調節可能であるが、最大でもせいぜ い約数%でしかない。また、駆動電圧について

びそのA-A線断面図である。

第2図(a),(b)はそれぞれ第1図(a). (b)に示す半導体加速度センサの加速度検出回路図および動作特性図である。

まず、第2図(a)に示すように、N型MOS

トランジスタ12は、第1図(a)に示すゲート電極3と、ソース電極8およびドレイン9を有し、ゲートとソースおよびドレインの各電圧は、MOSトランジスタ12が飽和領域で動作するように、ゲート・ソース間電圧電源14と、ドレイン・ソース間電圧電源15とを印加する。このときのドレイン電流Ipを電流計13で計測する。

次に、第2図(b)に示すように、上述した半 導体加速度センサに第1図(b)の下部、すな郡で まパッケージ11側から加速度が加わった状態で 説明する。加速度によりゲート電極3とP型半半 体基板7間の距離が縮まると、等価のに示すゲート・ソース間電圧電源14の電 圧が増加したことになる。これにより、動作に 16はゲート電圧Vosが増加する方向、すなわち 右側になってドレイン電流IDが増加する。これ 右側になってドレイン電流IDが増加する。 おりになってドレイン電流 I D が増加する。 おりになる。

一方、加速度が上方より加わった場合には、上

述の説明と反対に動作点16を左方向へ推移し、 ドレイン電流I。が減少する。

このように、本実施例の半導体加速度センサは加速度の変化をN型MOSトランジスタのゲート電圧Vosの変化に置き換え、ドレイン電流Ioの変化として計測する。

第3図(a),(b)はそれぞれ本発明の第二の実施例を示す半導体加速度センサの平面図およびそのB-B線である。

する.

本実施例は前述した第一の実施例に比較し、P型の半導体基板の代りにN型の半導体基板17を使用していること、および配線4にアルミニウム等の金属の代りに高濃度拡散配線を使用していることの2点が構造的に異なっており、その動作原理は同様である。

第4図(a),(b)はそれぞれ第3図(a), (b)に示す半導体加速度センサの加速度検出回 路図および動作特性図である。

第4図(a)、(b)に示すように、本実施例における動作は第2図(a)、(b)における動作と比較し、異なっている点はN型MOSトランジスタ12をP型MOSトランジスタ19にしてN型半導体基板としてN型半導体基板17を使用したことにより、その使用方法をなる点を除けば同様である。

# 〔発明の効果〕

以上説明したように、本発明の半導体加速度セ


## 図面の簡単な説明


第1図(a),(b)はそれぞれ本発明の第一の実施例を示す半導体加速度センサの平面図およびそのA-A線断面図、第2図(a).(b)はそれぞれ第1図(a),(b)に示す半導体加速度センサの加速度検出回路図および動作特性図、第3図(a),(b)はそれぞれ本発明の第二の実施例を示す半導体加速度センサの平面図および

そのB-B線断面図、第4図(a), (b)はそれぞれ第3図(a), (b)に示す半導体加速度センサの加速度検出回路図および動作特性図、第5図(a), (b)はそれぞれ従来の一例を示す半導体加速度センサの断面図およびそのC-C線断面図である。


1 …加速度検出基板、2 …カンチレバー、3 … ゲート電極、4 ~ 6 …配線、7 … P型半導体基板、8 … ソース電極、9 … ドレイン電極、1 0 … 溝、1 1 … パッケージ、1 2 … N型 M O S トランジスタ、1 3 …電源)、1 5 … ドレインソース間電圧電源(第二の電源)、1 6 …動作点、1 7 … N型半導体基板、1 8 … パッド、1 9 … P型M O S トランジスタ、I p …ドレイン電流。


代理人 弁理士 内 原 晋








第 2 図











第 3 図

第 4 図

